1. <tr id="lhbwt"><s id="lhbwt"><menu id="lhbwt"></menu></s></tr>
        <p id="lhbwt"></p>
        算力競合時代的路徑突圍:企業探路芯片Chiplet異構異質集成趨勢
        來源:21世紀經濟報道21財經APP2023-04-20 09:10

        ChatGPT系列相關應用的火熱加速讓人們進入智能計算時代,其背后對算力的旺盛需求,同時也日益顯示出國內對于新技術路線踐行的迫切性。

        4月18日舉行的第25屆中國集成電路制造年會暨供應鏈創新發展大會上,芯盟科技資深副總裁洪齊元在演講中提到,萬物感知、萬物互聯和萬物智能的趨勢推動計算技術進入新一輪高速發展期,目前數據產生和處理量更大、算力性能和需求更高,算力應用場景也日益豐富。

        據調研機構IDC估算,近三年所產生的數據量會超過過去30年的總和。有統計顯示,過去對算力每投入一元就能為GDP帶來3-4元的經濟增長,因此當國內算力和存力發展壯大,將對GDP有可觀的帶動效應。

        這對集成電路性能提升提出三大物理挑戰:內存墻、功耗墻和先進制程受限。在此背景下,三維異構集成是高性能芯片的必然發展趨勢。

        中國半導體行業協會集成電路分會理事長、國家科技重大專項02專項技術總師葉甜春也分析,從集成電路技術趨勢看,中國在現有技術路徑上遭遇了壁壘,將倒逼“路徑創新”,給FD-SOI、三維晶體管等技術帶來機遇;同時集成方法從平面到三維將成為技術演進的新路徑,功能融合趨勢將拓展出新空間;此外設計創新、架構創新、電子設計工具(EDA)智能化、硬件開源化等技術創新成為新焦點。

        在推動新技術路線加速踐行的道路上,更為核心的是在產業發展初期積極參與標準和生態建設,如此才能抓住新一輪技術賽跑的競爭空間。

        面臨物理極限

        洪齊元認為,結合目前包括CMOS、CPU、存儲芯片等類型芯片中晶體管數量增長趨勢看,傳統基于摩爾定律的集成電路發展路徑遭遇了物理和成本兩方面瓶頸,已經無法滿足對計算力、存力等更高的需求。

        前述三大物理挑戰具體來說,內存墻是源于馮·諾依曼結構將計算和存儲分開,數據傳輸帶寬限制了大算力發揮,計算單元空轉是造成芯片性能瓶頸的主要原因之一。功耗墻是由于功耗限制了終端續航能力、便攜性及應用場景擴展:在相同功耗下,異構集成的性能表現更優;相同性能下,異構集成能耗最低。先進制程則是一方面技術發展接近物理極限,先進制程成本急劇升高,另一方面也面臨海外的一些限制。

        “在摩爾定律效力放緩背景下,2015-2025年將是一個過渡期,期間需要大量結構、材料創新,來勉強支撐一定按照摩爾定律驅動前進的路徑,但依然很困難。到2025年后,所有高性能芯片對集成度要求高、對功耗要求低、帶寬要求高的產品都會走向異構集成路線。”他總結道,Chiplet(芯粒/小芯片)、異構集成將突破集成電路發展瓶頸,提供新的增長驅動力;而百萬級連線、功能完整的單芯片異構集成將會成為3D IC的理想形態。

        在這其中,為構建三維異構集成產業生態,行業需要平臺型公司提供集成服務,建立技術標準,吸引更多參與者。

        Chiplet尋求突圍

        踐行這一技術發展路線也是行業共識。同時需要注意的是,火熱的Chiplet技術路線下,也讓既有芯片產業價值鏈發生一定變化,其中對于芯片封裝行業表現尤為顯著。

        長電科技董事、首席執行長鄭力在演講中分析,戈登·摩爾于1965年發表的提出“摩爾定律”署名文章中,不僅提出了對晶體管數目指數增長的預測,也預測了可以用小芯片封裝組成大系統的集成電路未來技術發展方向。

        基于微系統集成的高性能封裝原本就是摩爾定律的重要內容。”他指出,芯片成品制造發展到高性能封裝階段,意味著后道成品制造成為集成電路制造產業鏈中承上啟下的核心環節。

        因此整體來看,高性能計算芯片發展需要基于異質異構集成的高性能封裝;其中Die-to-Die的2.5D/3D封裝是邏輯、模擬、射頻、功率、光、傳感器等小芯片異質集成的重要途徑。

        同時,高密度SiP(系統級封裝)技術與晶圓級2.5D/3D封裝技術異曲同工。后者對帶寬、連接有更高標準,但是在異構異質方面有局限性,因此一些海外公司在高密度封裝集成上采取SiP集成方式,這可以比較少依賴于晶圓廠工藝,產品公司和設計公司可以更好發揮設計能力,從系統層面優化性能、功耗、尺寸、成本、可靠性、開發周期、上市時間等方面。

        當然,異質異構高性能封裝對芯片成品制造也帶來諸多挑戰,比如系統架構設計、封裝方式、Die互連標準、高精度組裝技術等方面。

        至于應對,則需要在芯片成品制造環節與IC設計和晶圓制造環節緊密協同;全行業共同參與Chiplet標準化進程;加速多樣化高性能芯片成品制造平臺創新等。

        “Chiplet架構下的2.5D/3D封裝和高密度SiP封裝是摩爾定律向前發展的必經之路,也將成為下一代先進封裝技術的必備項和必選項。其中STCO系統技術協同優化模式是芯片開發的核心,也是從器件集成走向微系統集成的分水嶺。同時,高性能封裝呼喚封裝設備產業鏈的高度自動化和半導體封裝材料的高精細化進步?!编嵙偨Y道。

        責任編輯: 李志強
        聲明:證券時報力求信息真實、準確,文章提及內容僅供參考,不構成實質性投資建議,據此操作風險自擔
        下載“證券時報”官方APP,或關注官方微信公眾號,即可隨時了解股市動態,洞察政策信息,把握財富機會。
        網友評論
        登錄后可以發言
        發送
        網友評論僅供其表達個人看法,并不表明證券時報立場
        暫無評論
        為你推薦
        時報熱榜
        換一換
          熱點視頻
          換一換
          2021地区一二三乱码在线,最近中文字幕完整版2019免费,日产2021一二三四免费

            1. <tr id="lhbwt"><s id="lhbwt"><menu id="lhbwt"></menu></s></tr>
              <p id="lhbwt"></p>